本文へ移動します

三浦 幸也

氏 名三浦 幸也ミウラ ユキヤみうら ゆきや
職 位教授
所 属首都大学東京システムデザイン学部 情報通信システムコース
システムデザイン研究科 情報通信システム学域
 
専門・研究分野計算機工学,VLSIおよび情報システムの設計とテスト
最終学歴・学位大阪大大学院工学研究科博士後期課程修了・博士(工学)(大阪大学)
研究テーマディジタル・アナログ・ディジアナ混載VLSIの設計とテストに関する研究,
故障解析とテスト手法の開発に関する研究,
CADシステムの開発に関する研究,
ディジタルシステムの高信頼化に関する研究,
ディペンダブルシステム&ディペンダブルVLSIの開発に関する研究,
研究キーワードVLSI,設計,テスト,故障,CAD,高信頼化,ディジタル,アナログ,ディペンダブル
研究業績・著書・
論文、その他
それに準じる業績
Feasibility of Interconnect Open Detection by Logic Testing, FIT (2005).
Current Testable Design of Resistor String DACs, DELTA (2006).
Proposal of Dependable Clock Signal Distribution, FIT (2006).
Fault Diagnosis of Analog Circuits Based on Adaptive Test and Output Characteristics. DFT (2006).
Proposal of Fault Diagnosis of Analog Circuits by Operation-Region model and X-Y Zoning method, JETTA (2006).
A Self-Correction Method for Change of Clock Signal Width, ETS07 (2007).
Dependable Clock Design for Level Sensitive Clock Signal, FIT (2007).
Current Testable Design of Resistor String DACs, ATS07 (2007).
Dependable Clock Distribution for Crosstalk Aware Design. ITC07 (2007).
Ramp Voltage Testing for Detecting Interconnect Open Faults, IEICE Trans. INF. & SYST., (2008).
Adaptive Fault Diagnosis of Analog Circuits by Operation-Region Model and X-Z Zoning Method, JETTA (2008).
A Case Study on Identification of Circuit Variation by Transistor States, FIT (2008).
Diagnosis of Analog Circuits by Using Multiple Transistors and Data Samplings, DFT08, (2008).
A Feasibility Study of Active Current Testing, FIT (2009).
Current Testable Design of Resistor String DACs for Short Defects, ITC-CSCC (2009).
A Circuit Failure Prediction Mechanism (DART) for High Field Reliability, ASIC (2009).
A Path Selection Method for Delay Test Targeting Transistor Aging, RASDAT'10 (2010).
On Estimation of NBTI-Induced Delay Degradation, ETS'10 (2010).
A Supply Current Testable DAC of Resistor String Type, NCSP'11 (2011).
Dual Edge Triggered Flip-Flop for Noise Aware Design, ETS'11 (2011).
A Supply Current Testable Register String DAC of Decoder Type, ISCIT, (2011).
Dependable Dual Edge Triggered Flip-Flops for Blocking Noies Signal, FIT (2011).
On-chip Temperature and Voltage measurement for Field Testing, ETS'12 (2012).
Functional Safety Enhancement using DART Technology for Dependable VLSIs, DSN 2012 (2012).
DART: Dependable VLSI Test Architecture and Its Implementation, ITC'12 (2012).
On-chip Delay Measurement with Field Test Architecture DART, VMC (2012).
Dual Edge Triggered Flip-Flops for Noise Blocking and Application to Signal Delay Detection, ATS'12 (2012).
Dependable Techniques for Noise Block and Delay Detection/Correction, FIT (2012)
A Flexible Temperature and Voltage Monitor for Field Test, WRTLT'13 (2013).
A Noise-tolerant Master-slave Flip-flop, IOLTS'14 (2014).
A Method of LSI Aging Estimation Using Ring Oscillators (2015)
A Method for Aging Estimation of CMOS Circuits Using Ring Oscillators, FIT (2015)
受 賞FIT2006(Forum on Information Technology 2006)論文賞, (2006)
主な学会活動IEEE会員,電子情報通信学会会員,情報処理学会会員,
IEEE-CS TTTC Technical Activities Iddq Testing Committee委員,
電子情報通信学会論文誌査読委員(1997-),
電子情報通信学会学会誌編集委員(2006-2008),
ETS, ATS, DATE等の各種国際会議のOG & PC member,
電子情報通信学会英文論文誌特集号編集委員会委員(1998-),
電子情報通信学会学会和文論文誌編集委員会委員(2014-)
社会等との関わり東京テクノフォーラム(東京都・東京商工会議所共催)講師(1997),
東京テクノフォーラム運営委員(1998),
都民カレッジ講師(1998),
公開講座講師(2004),
新技術説明会講師(2007)
個人のURL
担当科目
  • 情報リテラシー実践I 62
  • 情報通信応用実験
  • 論理回路
  • 情報通信プロジェクト
  • プログラミング基礎第二
  • プログラミング基礎第一
  • ディジタル電子回路
  • 情報通信基礎実験
  • 回路理論演習
  • 情報通信特別講義
  • インターンシップ(ICS)1
  • インターンシップ(ICS)2
  • 情報通信システム特別研究1
  • 情報工学実習第一
  • 情報工学実習第二
  • 情報工学実習第三
  • 情報工学実習第四
  • 情報通信システム特別研究2
  • 情報システム特論I
  • 情報システム特別講義
オフィスアワー
研究室
内線番号内線
メールアドレス
研究室サイト等
取組状況平成27年度
researchmap
取組成果
ページトップへ